BEST AVAILABLE C

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-074977

(43) Date of publication of application: 10.03.1992

(51)Int.CI.

G01R 31/28 H01L 21/66 H01L 27/04

(21)Application number : 02-187755

(71)Applicant : NEC CORP

(22)Date of filing:

16.07.1990


(72)Inventor: IMAMURA HIROHISA

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To shorten a testing time by providing with the first circuit opening and closing measure breaking a connection between a function block and an output buffer, and th second circuit opening and closing measure operating complementarily with the first circuit opening and closing measure between an input buffer and the output buffer.

CONSTITUTION: A semiconductor integrated circuit 101 consists of a function blocks 102 and 103, a test circuit 104, etc. A test signal input terminal 116 is made '1' in the test execution time of an input buffer element 106 and an output buffer element 107. Transfer gates 139 to 144 are made 'OFF' and clocked inverters 133 to 138 within the test circuit 104 are made 'ON' by inverters 132 and 145 at this time. Therefore, the outputs of the function blocks 102 and 103 are not transmitted to an output buffer element 107 and signals input from input terminals 108 to 113 are transmitted to the output buffer element 107 through the input buffer element 106 and the clocked inverters 133 to 138 within the test circuit 104.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19日本国特許庁(JP)

⑪特許出顧公開

◎ 公 開 特 許 公 報 (A) 平4-74977

Sint.Ci.

識別配号

庁内整理番号

❸公開 平成4年(1992)3月10日

G 01 R 31/28 H 01 L 21/66 27/04

Z 7013-4M T 7514-4M 6912-2G

6912-2G G 01 R 31/28

V

審査請求 未請求 請求項の数 1 (全10頁)

❷発明の名称 半導体集積回路

②特 顧 平2-187755

②出 願 平2(1990)7月16日

東京都港区芝5丁目7番1号 日本電気株式会社内

東京都港区芝5丁目7番1号

四代 理 人 弁理士 尾身 祐助

明期書

1. 発明の名称

半導体集積回路

2. 特許請求の範囲

所望の機能を有する機能プロックと、

該機能ブロックの前段に接続される入力バッファと、

育記機能ブロックの後段に接続される出力パッファと、

前記機能プロックと前記出力バッファとの間を 遮断するために両者間に接続された第1の回路開 閉手段と、

前記入力パッファを前記出力パッファと接続するために両者間に接続された、前記第1の回路開閉手段とは相補的に動作する第2の回路開閉手段

を具備する半導体集積回路。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、複数の機能プロックにより構成される半導体集積回路に関し、特に、LSIテスターによる入、出力バッファの電気的特性のテストを容易に行いうるようになされた半導体集積回路に関する。

[従来の技術]

一方で製品の部品数を減らして製品の軽薄短小化を進めたいとする半導体集積回路のユーザー関の強い要求があり、他方でこの要求に応えうる最近の集積化技術の著しい発達があって、近年、従来複数の半導体集積回路で構成されていた部品を1個の半導体集積回路で実現させる傾向が強まっている。

従来、この種の集積回路の開発方法としては今日まで審積してきた資産を有効に生かしかつ開発期間を短額させるために、既に開発された固有の機能を有するレイアウトブロックを淀用して同ーチップ上に機能ブロックとして搭載し、各々の機

能プロックを配線パターンで接続する方法をとっ ている。すなわち、第7因に示すように、固有の 機能を有する機能プロック302、303を搭載 し、入力増子307~313を入力パッファ都3 05内のインパータ322~328を介して各機 能ブロックと接続し、また各機能ブロックを出力 バッファ都306のインバータ331~336を 介して出力帽子316~321と接続し、さらに 各機能プロック間を機能プロック間配集337~ 340で接続することにより半導体集積回路30 1を構成していた。同図において、304は分離 信号発生回路であって、これは、テスト信号入力 増子314、315からインパータ329、33 0 を介して制御信号を受け取り機能プロック分離 信号341、342を発信して各機能プロックを 他の機能ブロックから分離させる機能を果す回路 である.

この集積回路をLSIテスターによってテスト する場合、製品に搭載されている各機能プロック 302、303をそれぞれ分離させ、予め機能ブ

ら前記パッファに電流を流すことにより生ずる電圧上昇または前記パッファからしSIテスターへ電流を流すことにより生ずる電圧降下をテストする。そして、電圧降下、電圧上昇が製品の保証している範囲内であれば良品、範囲外であれば不良品と判定する。

[発明が解決しようとする課題]

上述した従来の複数の機能プロックを有する半導体集積回路においては、入、出力パッファの電気的特性である入力レベル電圧V_{IB}/V_{IL}、出力レベル電圧V_{OL}をテストする場合以下に示す欠点がある。

複数の機能プロックを有する半導体系数回路の場合、一つの機能プロックが全ての入力増子、出力増子と接続されていない場合がある。例えば第3回に示した入力増子307~309、出力増子316~318は機能プロック302のみに接続されている121は機能プロック303のみに接続され機能

ロック毎に用意されているテストパターンを流用 して各ブロックのチェックを行い、全ブロックの 確認がなされた後に各ブロック間の接続をチェッ クする方法がとられている。

また、製品の入力パッファ、出力パッファある いは入出力バッファ(以下、これら3種類のバッ ファを合せて入、出力パッファと略記する)の電 気的特性つまり入力レベル電圧 V im/ V iu、出力 レベルVox/Voxのテストは、前述した個別のテ ストパターンもしくは各機能ブロック間の接続を チェックするテストパターンを用いて実施してい る。すなわち、Vェエ/Vェレのテストでは、LSI テスターにより半導体集積回路301の入力増子 307~313への製品の保証している入力レベ ル電圧を印加し、製品の動作がテストパターンと 一致していれば良品、不一致であれば不良品と判 定し、また、 Vox/ Volのテストでは、前述した テストパターンを走らせ、半導体集積回路301 の出力パッファ 3 3 1 ~ 3 3 6 が "1" または " O"を出力するように設定し、LSIテスターか

ブロック302には接続されていない。機能ブロックの数が増えると一つの機能ブロックに対して接続されない場子が増加する傾向にある。そのため入、出力バッファを全てテストするためには個々の機能ブロックをテストするテストパターンを何本も使用しなければならず、テストが複雑になってしまうという欠点があった。

さらに、Von/Volをテストする場合は、まず 各バッファの状態設定のために各場子毎にテスト パターンをチェックし、各バッファが"1°を出 力する状態、"0°を出力する状態を見つける ればならない。例定時には状態設定のためにテスト ればならない。例定時には状態設定のためでテスト がで止め、製品のバッファの電圧上昇、電圧 を別定する。そのためテスト回数が非常になって り、テストアログラムが長大かつ複雑になってし まうという問題があった。

[無理を解決するための手段]

本発明の半導体集積回路は、特定の機能を有する機能ブロックを搭載したものであって、機能ブ

特開平4-74977 (3)

ロックと出力バッファとの間にこれらを回路的に 遠断するための第1の回路開閉手段が設けられ、 入力バッファと出力バッファとの間にこれらのバ ッファを接続するための、第1の回路開閉手段と は相補的な動作を行う第2の回路開閉手段が設け られたものである。

[実施例]

次に、本発明の実施例について、図面を参照して説明する。

0 5 へ入力され、分離信号発生回路からは分離信号 1 5 6 、 1 5 7 が出力される。分離信号 1 5 6 によって機能ブロック 1 0 2 が機能ブロック 1 0 2 に対して用意されているテストパターンを使用してテストが出来る状態に設定される。同様に分離でロック 1 0 2 より切り離され、予め機能ブロック 1 0 2 より切り離され、予め機能ブロック 1 0 2 より切り離され、テストパターンを使用してテストが出来る状態に設定される。

次に、本実施例の動作について説明する。通常動作時は、テスト信号入力増子116を"0"を入力する。この時インパータ131はテスト信号を受けて"1"を出力し、インパータ132は"0"を、インパータ145は"1"を出力するため、トランスファゲート139~144はONし、テスト回路104内のクロックドインパータ133~138の出力はOFFされる。よって機能ブロック102、103の出力が出力増子117~1

ゲート139~144を介して出力バッファ都1 07へ伝達され、出力場子117~122から出 カされる。またクロックドインパータ133~1 38で構成されたテスト回路104の出力信号も 出力パップァ都107へ伝達され、出力帽子11 7~122から出力される。テスト信号入力増子 116より入力されるテスト信号は、インバータ 131を介してインバータ132へ入力され、イ ンパータ132の出力はインパータ145に入力 される。インパータ132の出力によってテスト 回路104内のクロックドインパータ133~1 38のON/OFFが制御され、インバータ14 5の出力によってトランスファゲート139~1 44のON/OFFが制御される。つまり機能ブ ロック102、103の出力とテスト回路104 の出力のどちらの出力を出力増子より出力するか の選択はテスト信号入力帽子116より入力され るテスト信号により行われる。テスト信号入力場 子114、115から入力されるテスト信号は入 カバッファ都106を介して分離信号発生回路1

2 2 へ出力され、テスト回路 1 0 4 の出力は出力 端子からは出力されない。

入力パッファ部106、出力パッファ部107 のテスト実行時には、テスト信号入力掲子116 よりテストは号として"1"を入力する。この時 インバータ131はテスト信号を受けて"0"を 出力し、インパータ132は"1"、インパータ 145は"0"を出力するため、トランスファゲ ート139~144は0FFし、テスト回路10 4内のクロックドインバータ133~138が0 Nする。よって機能ブロック102、103の出 力は出力パッファ都107へは伝達されず、入力 帽子108~113より入力された信号は入力バ ッファ都106、テスト回路104内のクロック ドインパータ133~138を介して出力パッフ ァ都107へ伝達されて出力帽子117~122 へ出力される。したがって、入力増子と出力増子 は入力バッファ都106内のインパーター段、テ スト回路104内のクロックドインバーター段と 出力パッファ都107内のインパーター及の合計 3段のインパータで接続されたことになる。

このようにテスト信号入力端子116にテスト 信号"1"を入力することによりテスト状態に設 まし、しSIテスターより入力増子108~11 3 へ、製品の保証している"1"または"0"の 入力レベル電圧を印加してテストを行う。この時 のテストパターンを第2因に示す。このようなテ ストパターンにより入力端子108~113の入 カレベルを一度にテストすることがきる。また、 このテストパターンを使用すれば、1パターン目 で全ての出力増子が"1"に設定され、2パター ン目で全ての出力増子が"0"に設定される。そ のため、第2因に示すテストパターンを1パター ンまで走らせてから止めて半導体集積回路101 の出力パッファからLSIテスターへ電波を引く ことにより出力増子117~122のVomを、2 パターンまで走らせてから止めてLSIテスター から前記出力パッファへ電流を流し込むことによ って出力増子117~122のV。」を簡単にテス トできる。このような非常に短い簡単なテストバ

ロックドインパータ244~250で構成された テスト回路204の出力信号も出力バッファ部2 07、入出力パッファ部206へ伝達され、出力 端子218~221、入出力增子211~213 から出力される。テスト回路204におけるNA NDゲート237~243はいずれも2入力NA NDゲートであって、各インバータからの出力線 との交点における黒丸が当該インバータの出力が そのNANDゲートに入力されていることを示し ている。テスト信号入力増子214より入力され るテスト信号は、インバータ231、235を介 してインパータ259へ入力され、インパータ2 59の出力がインパータ251に入力される。イ ンパータ251の出力によってテスト回路204 内のクロックドインバータ244~250のON / OFFが朝御され、インバータ259の出力に よってトランスファゲート252~258のON / O F F が制御される。つまり概能プロック 2 0 2、203の出力とテスト回路204の出力のど

ターンで、しかも簡単に入、出力パッファの入、 出力レベルをテストすることが可能となる。

第3図は、本発明の第2の実施例を示す回路図 である。同図に示されるように、半導体集積回路 201は機能ブロック202、203、テスト回 路204、分離信号発生回路205、入出力パッ ファ都206、出力パッファ都207より構成さ れており、各機能プロック間は配線273~27 6によって接続されている。入力増子208~2 10、入出力端子211~213より入力される 各信号は入出力バッファ部260の入力バッファ (インパータ222~227)を介して機能プロ ック202、203およびテスト回路204へ伝 違される。機能プロック202、203より出力 される個号はトランスファゲート252~258 を介して出力パッファ都207および入出カバッ ファ都の出力パッファ(インパータ269~27 2、クロックドインパータ228~230) 人伝 達され、各出力パッファの出力は出力増子218 ~ 2 2 1 、入出力増子 2 1 1 ~ 2 1 3 から出力さ

ちらの出力を出力増子、入出力増子より出力するかの選択はテスト信号入力増子 2 1 4 より入力されるテスト信号により行われる。

テスト信号入力幅子216、217から入力されるテスト信号は、入出力パッファ都206内の

特開平4-74977 (5)

インバータ233、234を介して分離信号発生回路205へ入力され、該回路からは分離信号277に観音が出力される。分離信号277に観音プロック202に対プロック202に対プロック202に対プロック202に対プロック203が機能プロック203が機能プロック203が機能プロック203が機能プロック203が機能プロック203に対して用意されているテストバターンを使用してテストが出来る状態に設定される。

次に、本実施所の動作について説明する。 通常動作時は、テスト信号入力端子214、215を"0"にクランプしておきテスト信号として"0"を入力する。この時インバータ231、232はテスト信号を受けて"1"を出力し、その出力を受けてインバータ235、236は"0"を出力する。インバータ259は"1"を出力するためトランスファゲート252~258はONし、

出力し、インバータ235は"1"を出力する。 またインパータ235の出力を受けてインバータ 259は"0"を、インバータ259の出力を受 けたインバータ251は"1"を出力するためト ランスファゲート252~258は0FFし、テ スト回路204内のクロックドインバータ244 ~250が0Nする。よって、機能プロック20 2、203の出力は出力パッファ都207、入出 カバッファ部206へは伝達されず、入力増子2 08~210、入出力増子211~213より入 力された信号は入出力パッファ都260、テスト 国路204を介して出力パッファ部207、入出 カバッファ都206人伝達されて出力増子218 ~221、入出力場子211~213へ出力され る。その結果、入力増子と出力増子は、入出力バ ッファ都206内のインバーター段、テスト回路 204内のNANDゲート一段、クロックドイン パーター段、出力パッファ部207内のインパー タもしくは入出力バッファ都206内のクロック ドインパーター段の合計4段の論理国路で接続さ インパータ251が"0"を出力するためテスト 国路204内のクロックドインパータ244~2 50の出力はOFFされる。よって、機能ブロッ ク202、203の出力が出力増子218~22 1、入出力増子211~213へ出力され、テス ト回路204の出力は出力増子218~221、 入出力増子211~213へは出力されない。ま たインパータ235、236の出力が"0"であ ることよりNORゲート260~262の出力は 入出力切り換え倡号279~281によって決定 され、NORゲート263~265の出力はNO Rゲート260~262の出力信号によって決定 される。よって入出力増子211~213の入力 と出力の切り換えは入出力切り換え信号279~ 281によって制御され、テスト信号からは影響 を受けない。

入出力パッファ都206、出力パッファ都20 7のテスト実行時は、テスト信号入力端子214 よりテスト信号として"1"を入力する。この時 インパータ231はテスト信号を受けて"0"を

れたことになる。

テスト信号入力 昭子 2 1 4 に "1"が入力されるとNOR ゲート 2 6 0~2 6 2 の出力は "0"となる。このとき、テスト信号入力 増子 2 8 2 8 4 a が "1"となって、クロックドイストは 0 で となる。このとを 2 8 4 a が "1"となって、クロックドイストは 0 で と スカ 増え 1 で 2 8 2 8 ~ 2 3 0 は の ア マクドインバータ 2 2 8 ~ 2 3 0 は の ア スカ ち 、 テスト時に お て 、 スト は 明子 2 1 1~ 2 1 3 の 個子により決定される。

このようにテスト入力増子214にテスト入力信号"1"を、またテスト入力増子215に"0"または"1"を入力することにより、テスト状態に設定し、LSIテスターより入力増子208~213へ、製品の保証している"1"または"0"の入力レベル電圧を印加してテストを行う。このときのテストパターンを第4因に示す。この

特別平4-74977 (6)

テストパターンにより入力増子208~210、 入出力端子211~213の入力レベルを一度で テストすることがきる。またこのテストパターン を使用すれば9パターン目で全ての出力場子が『 0°に設定され、16パターン目で全ての出力増 子が"1"に設定される。そのため、第4図に示 **すテストパターンを9パターン目まで走らせてか** ら止めて、LSIテスターから半導体集積回路 2 01の出力パッファへ電流を流し込むことにより、 出力帽子218~221、入出力帽子211~2 13のVoェを、16パターンまで走らせてから止 めて、前記出力パッファからLSIテスターへ電 波を引き込むことによって出力場子218~22 1、入出力増子211~213のVomを簡単にテ ストすることができる。本実施例によれば、この ような非常に短い簡単なテストパターンで、しか も簡単に入、出力パッファの入、出力レベルをテ ストすることが可能となる。

第5回は、本発明の第3の実施例を示す回路図である。同題において、第3図の実施例と共通す

[発明の効果]

さらに、本発明では、非常に簡単なテストパターンを使用するだけで入、出力レベルがテストできるために、従来のようにテストパターンに問題があって、入、出力レベルの測定が出来なかったり、不安定であったりした時に要していたテスト

·る部分には同一の参照番号が付されているので重 複する説明は省略する。本実施例の第3図の実施 例と相違する点は、テスト回路204aにおいて NANDゲート237~243が除去され代りに トランスファゲート285~290、インパータ 291~297が用いられている点である。第5 因において、配載は省略されているが、トランス ファゲート285~287は、それぞれ入出力切 り換え信号282~284によって制御され、ト ランスファゲート288~290は、それぞれ入 出力切り換え信号282a~284aによって劇 何されている。従って、入出力増子211~21 3が入力増子として用いられているときには、ト ランスファゲート285~287がOFF、トラ ンスファゲート288~290がONとなり、入 出力帽子211~213が出力帽子として用いら れるきにはトランスファゲート285~287が ON 、 トランスファゲート 288~290 がOF Fとなる。本実施例に対するテストパターン例を 第6図に示す、

バターンの解析の時間も必要なくなり、効率的な テストが出来るようになる。

4. 図面の簡単な説明


第1回、第3回、第5回は、それぞれ、本発明の実施例を示す回路図、第2回、第4回、第6回は、それぞれ、第1回、第3回、第5回の実施例に対して使用されるテストパターンを示す回、第7回は、従来例の回路図である。

117~122, 218~221, 316~32

特別平4-74977 (プ)

1 … 出力填子、 211~213 … 入出力填子、 123~132,145~151,222~22 7, 231~236, 251, 259, 266~ 272.291~297.322~336...1> 133~138,228~230, 244~250…クロックドインバータ、 ~144,252~258,285~290 …トランスファゲート、 237~243...N 260~265 ··· NOR4-152~155,273~276,33 7~340…機能ブロック間配線、 156 157、277、278、341、342…機能 ブロック分離信号、 279~284,282 a~284a…入出力切り換之信号。

代理人 弁理士 尾身 祐助




第1図

パターン番号	テスト信号 入力場す		}		工力 5尚子								
1	116	108	109	110	111	112	113	117	118	119	120	121	122
1	1	0	0	0	0	0	0	1	1	1	1_1_	1	1
2	1	1	1	1	1	1	1	0	0	0	0	0	0

第 2 図


ポ <u>タ</u> ン 会 号	デスト信号 入力場子			ת	场于	出力竭子									
	214	215	208	209	210	211	212	213	211	212	213	218	219	220	221
1_	1	0	0	0	0	0	0	0	*	*	*	0	0	0	0
2	1	0	0	0	-	0	0	1	*	*	*	0	0	1	0
3	1	0	0	1	0	0	1	0	*	*		0	1	0	0
4	1	0	0	1	1	0	1	Γi	*	*	*	0	1	1	0
5_	1	0	1	٥	0	-	٥	0	*	*	*	1	0	0	0
6	1	0	1	0	1	1	٥	1	*	*	*	1	0	1	0
7	1	0	1	1	0	1	1	0	*	*	*	1	1_	0	1
8	1	0	1	1	1	1	1	1	*	*	*	1	1	1	1
9	1	1	0	٥	0	0	٥	0	0	0	0	0	0	0	0
10	1	1	0	0	1	0	٥	1	0	0	0	o	0	0	0
11	1_	1	0	1	.0	٥	1	0	0	0	0	0	0	0	0
12	1	1	0	-	1	=	0	0	1	0	0	Ō	0	0	0
13	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0
14	1	-	1	٥	1	0	1	0	0	1	0_	0	0	0	1
15	1	1	1	1	0	0	٥	1	0	0	1	0	0	0	0
16	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

第 4 図 * 入出力場子が入力状化であることを示す



第 3 図


特閒平4-74977 (8)



ポターン番号	テスト信号 入力 す尚子							出力前子							
1	214	215	208	209	210	211	212	213	211	212	213	218	219	220	221
1	7	0	* *	* *	* *	0	0	0	*	*	*	0	0	0	0
2	1	0	* *	* *	* *	0	0	1	*	*	*	0	0	1	0
3	1	0	* *	* *	* *	0	1	0	*	*	*	0	1	0	0
4	1	0	* *	* *	* *	0	1	1	*	*	*	0	1_	1	0
5	1	0	* *	**	* *	1	0	0	*	*	*	1	0	0	5
6	1	0	* *	* *	*	1	0	1	*	*	*	1_	0	1	1
7	1	0	* *	4 *	* *	1	1	0	*	*	*	1	1	0	-
8	1	0	* *	* *	* *	1	1	1	*	*	*	1	1	1	1
9	1	1	0	0	0	0	0	٥	0	0	0	0	0	0	0
10	1	1	0	0	1	0	0	1	0	0	1	0	0	1	0
11	1	1	0	1	0	0	1	0	0	1	0	0	1	0	0
12	1	1	0	1	1	0	1	1	0	1	1	0	1	1	0
13	1	1	1	0	0	1	0	0	1	0	0	1	0	0	1
14	1	1	1	0	1	1	0	1	1	0	1	1	0	1	1
15	1	1	1	1	0	1	1	0	1	1	0	1	1	0	1
16	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

第 6 図

** 入力信号が任意であることを示す * 入出力竭于が入力状態であることを示す



第 7 図